Annuaire IPHC

L’IPHC | Ressources techniques » Electronique » Groupe Microélectronique » Propositions de stage du Groupe Microélectronique

Propositions de stage du Groupe Microélectronique

Dernière mise à jour : mardi 6 décembre 2011, par Sylviane MOLINET

2008-2009

- Design of a Low Resolution CMOS XFAB 0.18 μm Multichannel Time
Stamp Chip for High Efficiency Small Animal PET Imaging

- Design of a Full-Custom CMOS XFAB 0.18 μm Front-End Readout
Chip for Photo-detector based on Planacon

- Design of a laser diode driver at 1 Gb/s for high-speed optical data link in 0.35μm CMOS technology

- Study of a pixel dedicated for charge particles detection and its readout channel in 3D CMOS 0.13 μm technology

2007-2008

- Conception et réalisation d’un ADC simple rampe, 32 voies, utilisant une horloge virtuelle de 1.6 GHz

- Conception et réalisation en technologie CMOS 0,35µm AMS, d’une chaîne de lecture bas bruit spécificique à une application d’imagerie biomédicale

- Optimization of comparators in Monolithic Active Pixel Sensors (MAPS)

- Circuit-level power optimization for the digital blocks in Monolithic Active Pixel Sensors (MAPS)

- Design and Realization of Integrated Structures to Test Analog and Digital Very Large Scale Integrated Circuits

2006-2007

- Prototypage sur cible FPGA d’algorithmes de traitement d’images en vue de son implémentation sur un ASIC

- Imageurs de rayonnements ionisants et Imagerie PET :
Etude et conception d’un CAN « rail to rail » 8 bit

- Système Intégré pour la Détection des Neutrons :
Conception d’une Nouvelle Version du Système-On-Chip AlphaRad en Technologie AMS 0.35 µm

- Conception et réalisation en technologie SiGe 0,35µm AMS, d’une chaîne de lecture spécifique à une application d’imagerie biomédicale

- Imageurs de rayonnements ionisants et Imagerie PET :
Conception et réalisation d’un « Power On Reset » en technologie CMOS 0.35 µm AMS

- Caractérisation d’un ASIC mixte dédié à l’étude de l’implantation de mémoires et de discriminateurs dans des pixels (MAPS) pour détecteur de vertex

- Conception et réalisation d’un étage de référence « Band-Gap » en technologie BiCMOS 0.35 µm AMS

- Imageurs de rayonnements ionisants et Imagerie PET
Etude et conception d’une sonde de température intégrée

- Emetteur Argos

2005-2006

- Etude, modélisation et optimisation d’une chaîne de lecture analogique

- Conception et réalisation d’un oscillateur 160 MHz à verrouillage de phase (PLL)

- Mise en oeuvre et conception d’une architecture d’ordonnancement
d’un flot de données dans le temps

- Conception et réalisation d’un régulateur de tension monolithique commutable à très faible chute de tension

- Prototypage sur cible FPGA d’algorithmes de traitement d’images en vue de son implémentation sur un ASIC

- Etude, conception et évaluation d’un CAN pour le détecteur de vertex du futur Collisionneur Linéaire (ILC)

2004-2005

- Conception et réalisation d’un émetteur LVDS de faible consommation

- Conception et réalisation d’un amplificateur de sortie différentielle en tension

2003-2004

- Etude et integration d’algorithmes de traitement et de compression d’images

- Conception et réalisation d’un oscillateur 1 GHz à verrouillage de phase (PLL)

- Conception et réalisation d’un TDC (Time to Digital Converter) d’une nanoseconde de résolution temporelle